글로벌 반도체 대기업들의 첨단 제조 공정 경쟁이 갈수록 치열해지고 있다.

최근 천리우 (陳立武) 인텔 신임 CEO는 인텔 18A 공정이 리스크 생산 단계에 진입했으며 올해 안에 대량 생산을 달성할 계획이라고 발표했다.천리우는 18A는 인텔이 공정 기술 분야에서 선두 자리를 되찾기 위한 핵심 분기점이라고 강조했다.기술팀은 PDK 및 제조 프로세스 기능을 지속적으로 최적화하여 대량 생산 납품이 고객 요구에 부합하도록 보장합니다.그리고 목표 라이벌은 정확하게 현재 반도체 파운드리 업계의 두 거인 TSMC와 삼성이다.

이른바 18A, 즉 18 풍속계 (1.8 나노미터에 해당)는 인텔이 2021년"4년 내 5개 공정 노드"계획을 시작한 이후 제안한 계획된 공정으로, 파운드리 사업의 성과를 반감하고 공정 기술 분야의 선두 자리를 되찾기 위한 것이다.공식적인 기준은 TSMC와 삼성의 2 나노미터이다.앞서 TSMC와 삼성은 2025년 2 나노 공정 양산을 공식 시작한다고 밝힌 바 있다.

인텔은 18A 외에도 향후 14A (1.4 나노미터) 노드를 통해 선도적 지위를 더욱 공고히 하겠다는 계획도 이전 로드맵에서 밝혔다.공개된 정보에 따르면 인텔 14A 공정은 고출력 EUV 노광 기술을 채택해 전력 대비 성능을 15%에서 20%까지 높일 예정이다.

모든 징후는 2025년이 첨단 반도체 제조 공정의 세계 시장 판도를 결정하는 중요한 한 해가 될 것임을 보여준다.루궈자오 (Luo Guozhao) 칩스 중국 연구소 책임자는 중국 비즈니스 저널과의 인터뷰에서 인텔에게 18A 노드의 대량 생산은'4년 내 5개 공정 노드'전략에서 중요한 움직임이며, 수율, 납품 주기, 고객 전략이 주요 변수가 되면서 글로벌 파운드리 경쟁도 가장 치열한 단계로 진입하게 될 것이라고 말했다.

3대 거인의 스타일은 차별화되어 있다

대상 제조 공정은 동일하지만 3대 기업의 기술 경로와 촉진 방식을 자세히 살펴보면 상당한 차이가 있음을 알 수 있다.

인텔이 발표한 공식 정보에 따르면, 자사의 18A 프로세스는 리본펫 게이트-all-around 트랜지스터와 파워비아 백사이드 파워 서플라이 기술을 채택해 성능과 에너지 효율성을 향상시키며, 특히 AI 및 고성능 컴퓨팅 시나리오에 최적화됐다.업계에서 볼 때 이는 인텔이 아키텍처 혁신에 더 많은 돈을 걸고 있다는 것을 의미한다.18A 공정은 파워비아 기술을 통해 전력 네트워크를 칩 전면에서 후면으로 이동시켜 트랜지스터 밀도를 높이는 동시에 전력 소모량을 줄여 업계 최초로 백사이드 파워 서플라이를 상용화한 공정 노드다.

Luo Guozhao 가 보기에,이 약간 급진적인 기술 경로는 제조 공정에서 우위를 되찾아야 하는 인텔의 절박함을 나타낸다.하지만 인텔은 지난 3년간 20A 노드에서 지연과 용량 제약을 겪었다.예정대로 생산량을 늘릴 수 있을지는 시장의 검증을 거쳐야 한다.게다가 2분기 실적 부진과 공장 건설 지연 소식이 전해지면서 시장에서는 계약제조업의 장기 경쟁력에 대한 의구심도 제기되고 있다.

이에 반해 TSMC는 전통적인 공정 최적화 경로를 고수하면서 동시에 SoW-X 웨이퍼 레벨 패키징 솔루션을 통해 컴퓨팅 성능을 40배 향상시킨다.발전 측면에서, TSMC의 스타일은 항상"안정성"으로 알려져 왔다.2 나노미터 공정은 2025년 하반기, 1.4 나노미터 공정은 2028년 양산 예정이다.

그리고 고객의 끈기는 TSMC의 핵심 장벽이다.현재 애플, 엔비디아 등 선두 기업은 1.8 나노미터 주문량을 TSMC에 배분하는 데 우선순위를 분명히 두고 있다.2026년에는 아이폰 18시리즈가 1.8 나노미터 공정 칩을 가장 먼저 출시할 것으로 예상된다.또한 이러한 긍정적인 사이클로 TSMC는 2025년 1분기에 47억 달러의 파운드리 수익을 올려 전년 동기 대비 7%의 성장을 나타내며 업계를 계속 선도할 수 있었다.

성은 그 둘 사이에 있다.삼성은 2023년 열린 파운드리 포럼에서 2025년 2 나노미터 공정을 양산하고 2027년 1.4 나노미터 공정을 상용화할 계획인 2 갭 공정 로드맵을 공개했다.

그러나 뤄궈자오는 삼성이 3 나노미터 노드에서 GAA (Full Gate Transistor Technology) 트랜지스터를 가장 먼저 채택했지만 잦은 수율 문제로 인해 고객을 잃게 되었다고 지적했다.삼성전자의 2 나노미터 공정 양산 계획이 2025년으로 늦춰진 것도이 때문이다.삼성전자는 기술적 단점을 보완하기 위해'이종 통합'전략을 통해 TSMC를 따라잡으려 시도하며 패키징 고도화와 메모리 칩 협업 레이아웃을 가속화하고 있다.

계약 제조업의 시장 패턴이 바뀔 수 있다

인텔의 진입으로 세계 파운드리 시장 판도 조용히 바뀌고 있다.

반도체 시장에서 첨단 공정에서의 경쟁의 본질은 고객 자원 쟁탈전에서 기인하는 경우가 많다.다양한 정보를 바탕으로, 현재 18A 노드에서 인텔의 파운드리 사업은 세계 10대 칩 설계 회사 중 7개를 포함한 43개의 잠재 고객을 칩 테스트에 끌어들였다.인텔의 전 CEO 팻 겔싱어 Pat Gelsinger도 내부 회의에서 18A 가 거액의 선급금을 약속했다고 공개했다.

그 결과, 18A 시험 생산 발표와 함께 인텔의 주가도 최근 예상대로 상승하여 한 주 만에 30% 가까이 상승하며 1987년 이후 최고 실적을 달성했다.

반면 TSMC는 성숙된 공정 생태계와 애플과 같은 선두 고객사의 잠금장치 덕분에 첨단 공정 파운드리 시장에서 여전히 66%의 점유율을 차지하고 있다.그러나이 제품의 2 나노미터 노드는 인텔의 18A와 직접적인 경쟁에 직면해 있으며, 특히 TSMC의 2 나노미터 공정은 백사이드 전력 공급을 통합하지 않기 때문에 인텔의 18A는 동일한 전력 소비에서 4%의 성능 우위를 가지고 있다.

삼성은 가격 전략과 신흥 시장 진출을 통해 교착 상태를 타개하려고 시도하고 있다.2 나노미터 공정 시세는 TSMC보다 15%~20% 낮다. 퀄컴과 일본 PFN 등 고객사를 공략했다.그러나 수율 문제와 기술 신뢰성은 가장 큰 불확실성으로 남아 있다.기자들은 퀄컴이 한때 삼성의 4 나노미터 공정을 이용한 스냅드래곤 칩 생산을 시도했지만, 에너지 효율 성능이 좋지 않아 TSMC로 눈을 돌린 것을 주목했다.삼성전자는 단점을 보완하기 위해 ARM과 시놉시스와의 협력을 가속화하고, GAA 설계 도구를 최적화해 고객사의 개발 주기를 단축하고 있다.

Luo Guozhao는 단기적으로 GAA 트랜지스터와 백사이드 파워 서플라이가 2 나노미터 및 훨씬 더 진보된 공정의 표준 장비가 될 것이라고 믿고 있습니다.한편 가전제품과 AI 칩이 첨단 공정 수요를 장악하고 있다.이런 상황에서 삼성이 수율 문제를 해결하지 못하면 1인자 자리를 완전히 빠져나갈 수도 있다.